浅谈半导体测试的基本内容

       半导体芯片有各种类型，不同类型的芯片测试内容不同。以通讯类基带SoC芯片为例，半导体测试程序需要包括以下测试，具体测试原理可以参照。

Pad相关测试

       涵盖IO contact，Pad leakage，Pad pullup&pulldown，输入输出VIX/VOX/IOX测试以及输出阻抗测试。测试原理很简单，是基于欧姆定理进行电流电压的测量。但该类测试可以有效筛选出pad/bump/ball相关的故障，该类故障多发生在wafer切割，assembly/package等工序，以及qualification的一些stress测试。

       ESD/Latchup的测试程序需要实现完备的Pad测试，保证stress损坏的defect可以筛选出来。

Power电流相关测试

       涵盖SICC（static/leakage current），DICC（dynamic work current）以及休眠电流。测试可以评估DUT的功耗指标，根据用户对功耗的要求将产品分为不同类别。采用PAT（Part Average Testing）技术，可以使用adaptive test limit的方式将功耗异常的芯片筛选出来。

Performance相关测试

       一般core/cpu/dps需要测试工作频率，工作电压等性能相关的参数，这些测试结果用于产品分类以及系统软件运行时DVFS（Dynamic voltage and frequency scaling）的具体设置。

Scan测试

        数字logic的故障覆盖率主要是DFT的scan保证的，大部分产品的scan覆盖率在95%以上。Scan测试激励是基于故障模型（stuck-at fault，transition fault，bridge fault...等等）由EDA工具生成。相比较于传统功能激励测试，优势是可以用最少的测试时间获得故障覆盖率，同时一般不需要高速的测试机台，也避免了DUT和测试机之间的异步通讯要求，而且DUT测试失败可以反标回具体的设计电路，便于后期的分析。

       Scan测试主要取决于DFT/DFM的设计，需要在设计阶段就覆盖率，故障模型，vector大小，shift时的脉冲电流等等进行充分沟通。

Mbist测试

       Sram在SoC中占据很大的面积，和数字逻辑类似，Sram有很成熟的内建自测试方案mbist保证100%的故障覆盖率。Sram也有多种故障模型（stuck-at，transition fault，address fault，Coupling fault, Neighborhood sensitivity，Stability Fault，Retention Fault等），需要根据工艺的稳定度以及DMP要求，选择多种mbist的算法保证测试强度。

       mbist测试需要支持redundancy的修补，repair的测试流程需要不断优化，保证可以将多数weak cell用完好的redundancy cell替换掉。

       为了支持工艺优化，量产程序还需要能够将sram defect的信息输出到后台数据库中，经过大数据分析，一些工艺或设计的缺陷可以暴露加以改正。

高速数字接口测试

       SoC一般集成很多数字高速接口，常见的比如USB，MIPI，PCIE，SATA..等等。这些接口的data rate在2GHz以上，多数ATE测试机的普通PE Card是无法支持如此高的频率，而选取高速板卡意味着测试成本的大幅提高，而且不容易在OAST寻找到合适的测试机台。

       一般DFT可以在这些phy中实现TX/RX的loop back，使用类似bist的方式发送PRBS数据并采回，通过修改内部比较电压和采样时间自动测试眼图。

       DC参数的测试一般需要参照datasheet，在设计阶段需要和DFT沟通保证重要的DC参数可以测试；

Analog模块测试

       涵盖了PLL，LDO，bandgap, OSC.... 等等。测试需求来自这些IP的设计者，需要在设计阶段讨论定义，并寻求DFT的支持避免对ATE测试机的过高要求。